不要以为“永远在改bug”的程序猿是最爱“犯错误”的理工男，电子攻城狮也不例外！
关键是很多时候，工程师并不觉得自己在犯错误，反而以为自己找到了更好的解决方式而窃喜呢。
面对林林总总的元器件和复杂的电路图，工程师们不时出现的小错误是难免的，而且说不定就从哪次错误中发现了“新大陆”，那你就成为科技革命的先驱了！
但是对于资历尚浅的新手工程师来说，这些过来人的经验可能会对你大有裨益，这些前人趟过的雷你就不要再去踩了，快来看看这几个错误你有没有犯过？
误区四：低功耗设计
常见错误17：这些总线信号都用电阻拉一下，感觉放心些。正解：信号需要上下拉的原因很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，现在的系统常常是地址数据各32位，可能还有/隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了（不要用8毛钱一度电的观念来对待这几瓦的功耗，原因往下看）。常见错误18：我们这系统是V供电，就不用在乎功耗问题了。正解：低功耗设计并不仅仅是为了省电，更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命则相应延长（半导体器件的工作温度每提高10度，寿命则缩短一半）。功耗问题随时都要考虑到。常见错误19：这些小芯片的功耗都很低，不用考虑。正解：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个ABT16，没有负载的话耗电大概不到1毫安，但它的指标是每个脚可驱动60毫安的负载（如匹配几十欧姆的电阻），即满负荷的功耗最大可达60*16=mA，当然只是电源电流这么大，热量都落到负载身上了。常见错误20：CPU和FPGA的这些不用的I/O口怎么处理呢？可以让它空着，以后再说。正解：不用的I/O口如果悬空的话，受外界的一点点干扰就可能成为反复振荡的输入信号了，而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话，每个引脚也会有微安级的电流，所以最好的办法是设成输出（当然外面不能接其它有驱动的信号）。常见错误21：这款FPGA还剩这么多门用不完，可尽情发挥吧。正解：FGPA的功耗与被使用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不同电路不同时刻的功耗可能相差倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。常见错误22：存储器有这么多控制信号，我这块板子只需要用OE和WE信号就可以了，片选就接地吧，这样读操作时数据出来得快多了。正解：大部分存储器的功耗在片选有效时（不论OE和WE如何）将比片选无效时大倍以上，所以应尽可能使用CS来控制芯片，并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。常见错误23：降低功耗都是硬件人员的事，与软件没关系。正解：硬件只是搭个舞台，唱戏的却是软件，总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的，如果软件能减少外存的访问次数（多使用寄存器变量、多使用内部CACHE等）、及时响应中断（中断往往是低电平有效并带有上拉电阻）及其它争对具体单板的特定措施都将对降低功耗作出很大的献。要想板子转得好，硬件软件必须两手抓！常见错误24：这些信号怎么都有过冲啊？只要匹配得好，就可以消除了。正解：除了少数特定信号外（如BASE-T、CML），都是有过冲的，只要不是很大，并不一定都需要匹配，即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆，有的甚至20欧姆，如果也用这么大的匹配电阻的话，那电流就非常大了，功耗是无法接受的，另外信号幅度也将小得不能用，再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同，也办法做到完全匹配。所以，TTL、LVDS、等信号的匹配只要做到过冲可以接受即可。误区五：信号完整性
常见错误25：这些信号都经过仿真了，肯定没问题。正解：仿真模型不可能与实物一模一样，连不同批次加工的实物都有差别，就更别说模型了。再说实际情况千差万别，仿真也不可能穷举所有可能，尤其是串扰。曾经有一教训是某单板只有特定长度的包极易丢包，最后的原因是长度域的值是0xFF，当这个数据出现在总线上时，干扰了相邻的WE信号，导致写不进RAM。其它数据也会对WE产生干扰，但干扰在可接受的范围内，可是当8位总线同时由0边1时，附近的信号就招架不住了。结论是仿真结果仅供参考，还应留有足够的余量。常见错误26：为保证干净的电源，去偶电容是多多益善。正解：总的来说，去偶电容越多电源当然会更平稳，但太多了也有不利因素：浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方，一般的芯片手册都有争对去偶电容的设计参考，最好按手册去做。常见错误27：既然是数字信号，边沿当然是越陡越好。正解：边沿越陡，其频谱范围就越宽，高频部分的能量就越大；频率越高的信号就越容易辐射（如微波电台可做成手机，而长波电台很多国家都做不出来），也就越容易干扰别的信号，而自身在导线上的传输质量却变得越差。所以能用低速芯片的尽量使用低速芯片。常见错误28：信号匹配真麻烦，如何才能匹配好呢？正解：一般来说是当信号在导线上的传输时间超过其跳变时间时，信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的，匹配的目的就是为了使驱动端、负载端及传输线的阻抗变得接近，但能否匹配得好，与信号线在PCB上的拓扑结构也有很大关系，传输线上的一条分支、一个过孔、一个拐角、一个接插件、不同位置与地线距离的改变等都将使阻抗产生变化，而且这些因素将使反射波形变得异常复杂，很难匹配，因此高速信号仅使用点到点的方式，尽可能地减少过孔、拐角等问题。常见错误29：M的数据总线应该算高频信号，至于这个时钟信号频率才8K，问题不大。正解：数据总线的值一般是由控制信号或时钟信号的某个边沿来采样的，只要争对这个边沿保持足够的建立时间和保持时间即可，此范围之外有干扰也罢过冲也罢都不会有多大影响（当然过冲最好不要超过芯片所能承受的最大电压值），但时钟信号不管频率多低（其实频谱范围是很宽的），它的边沿才是最关键的，必须保证其单调性，并且跳变时间需在一定范围内。PCBworld视频号
正式上线！
扫码